Niveau d'étude
BAC +3
ECTS
3 crédits
Composante
Systèmes Industriels et techniques de Communication
Volume horaire
36h
Période de l'année
Enseignement sixième semestre
Description
- Architecture de composants à réseaux logiques programmables (PAL, PLD, CPLD)
- Architecture de circuits intégrés pour applications spécifiques (ASICs) : les différentes familles
- Les FPGAs et leur programmation (introduction au langage VHDL)
- Réalisation d'un modulateur QAM entièrement numérique
Heures d'enseignement
- CMCM6h
- TDTD8h
- TPTP22h
Contrôle des connaissances
Contrôle continu: évaluation(s) écrite(s) et éventuelle évaluation des TPs pour 50% de la moyenne de l'EC et examen partiel final (épreuve écrite d’1h30) pour 50% de la moyenne de l'EC
Compétences visées
- Notions sur les composants programmables : différences majeures entre CPLD et FPGA
- Savoir programmer en langage VHDL
Bibliographie
- J. Weber, "Le langage VHDL - Cours et exercices", 2ème éd. Dunod, 2001
- http://jacques.weber.pagesperso-orange.fr/