Synthèse de fréquence

Cet EC porte sur la synthèse de fréquence en hautes fréquences à l'aide d'une boucle à verrouillage de phase analogique; la modélisation de la PLL à comparateur à pompe de charge permettra d'aborder l'étude de la stabilité, de la rapidité, du bruit de phase, des "spurious". Les conséquences du bruit de phase dans un système de transmission seront mises en évidence théoriquement et expérimentalement.

Les performances des PLL analogiques seront comparées à celles de la synthèse numérique de fréquence.

Etudier les performances des PLL analogiques et les comparer à celles de la synthèse numérique de fréquence.

Contrôle continu : Evaluations des TP (25%) et devoir surveillé en 2h (75%)

• Boucles à verrouillage de phase (PLL à comparateur de phase à pompe de charge)
• Bruit de phase
• Synthèse numérique de fréquence (DDS)